

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-124007

(43)Date of publication of application : 28.04.2000

(51)Int.Cl.

H01C 7/04

H01C 17/30

(21)Application number : 10-290803

(71)Applicant : MURATA MFG CO LTD

(22)Date of filing : 13.10.1998


(72)Inventor : FURUKAWA NOBORU
KAWASE MASAHIKO
ITO YASUNORI

(54) CHIP THERMISTOR AND METHOD OF PRODUCING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the deterioration of strength resistant to break and reliability by forming external electrodes at both ends of a thermistor element, and forming a diffused layer of high resistivity inorganic material which is different from the thermistor element material on the exposed external surface of the thermistor element.

SOLUTION: In a chip thermistor 11, a predetermined number of inner layer green sheets 18 are laminated, the external green sheets 17 are placed on and under a group of the inner layer green sheets as the upper layer and the lower layer, respectively, a group of sheets are attached one another by a hydraulic press so as to be at a specified thickness and are integrated. The upper external green sheet and the lower external green sheet 17 are then laminated so that their glass paste 16 coating face face opposite adjacent inner green sheets 18. In addition, the formed body is cut into a prescribed chip shape at a predetermined cutting position, so that glass paste 16 printed on the inner green sheet 18 is positioned on each of opposite faces of a chip body 19. The chip body 19 is fired at 1,000-1,300° C, and diffused layers 13 are formed on four sides of the chip body.



LEGAL STATUS

[Date of request for examination] 10.07.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3368845

[Date of registration] 15.11.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開 2000-124007

(P 2000-124007A)

(43) 公開日 平成12年4月28日(2000. 4. 28)

(51) Int. Cl. 7

識別記号

F I

テーマコード(参考)

H 0 1 C 7/04
17/30

H 0 1 C 7/04
17/30

5E032
5E034

審査請求 未請求 請求項の数 5

O L

(全 6 頁)

(21) 出願番号 特願平10-290803

(22) 出願日 平成10年10月13日(1998. 10. 13)

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72) 発明者 古川 昇

京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内

(72) 発明者 川瀬 政彦

京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内

(72) 発明者 井藤 恭典

京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内


最終頁に続く

(54) 【発明の名称】 チップ型サーミスタおよびその製造方法

(57) 【要約】

【課題】 表面を絶縁化した新規な構造のチップ型サーミスタおよびその製造方法を提供する。

【解決手段】 サーミスタ素子の両端部に外部電極が形成されており、外部露出しているサーミスタ素子の外表面近傍に、サーミスタ素子材料以外の高比抵抗無機物の拡散層が形成されている。



【特許請求の範囲】

【請求項 1】 サーミスタ素子の両端部に外部電極が形成されており、外部露出しているサーミスタ素子の外表面近傍に、サーミスタ素子材料以外の高比抵抗無機物の拡散層が形成されていることを特徴とするチップ型サーミスタ。

【請求項 2】 前記外部電極が電解メッキ層からなることを特徴とする請求項 1 記載のチップ型サーミスタ。

【請求項 3】 サーミスタ用セラミックグリーンシートを準備する工程と、

このセラミックグリーンシートの切断予定位置を含む領域に無機物を塗布する工程と、

前記セラミックグリーンシートを所定枚数積層する工程と、

この積層体を切断予定位置でチップ状に切断、焼成する工程と、

この焼成体の両端部に外部電極を形成する工程と、を備えることを特徴とするチップ型サーミスタの製造方法。

【請求項 4】 前記無機物を塗布した最上層と最下層のセラミックグリーンシートは、無機物塗布面が隣接するセラミックグリーンシートと向かい合うように積層されることを特徴とする請求項 3 記載のチップ型サーミスタの製造方法。

【請求項 5】 前記外部電極を形成する工程は、前記焼成体を電解メッキし、この焼成体の両端部に電解メッキ層を形成することを特徴とする請求項 3 記載のチップ型サーミスタの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、表面実装用チップ型サーミスタ、特に、電子機器の温度補償用や表面温度測定センサとして用いられるチップ型サーミスタとその製造方法に関するものである。

【0002】

【従来の技術】チップ型サーミスタは、外部電極に電解メッキを施す場合、サーミスタ素子の露出面が腐食、溶解して、抵抗値変化を生じるという問題がある。したがって、チップ型サーミスタは、サーミスタ素子表面にガラス層などの絶縁層を形成し、電解メッキ時のサーミスタ素子の腐食を防止している。

【0003】例えば、特開平 3-250603 号公報には、図 7 に示すようなチップ型サーミスタ 1 が開示されている。チップ型サーミスタ 1 は、両端部を除く表面がガラス層 3 で被覆されたサーミスタ素子 2 の両端部に外部電極層 4、4 が形成されたものである。

【0004】このチップ型サーミスタ 1 は、図 8 に示すような製造方法で作製される。図 8 (a) に示すように、セラミックグリーンシートの両主面にガラスペーストを印刷して焼付け、サーミスタ素体 5 の両主面にガラス層 3 を形成する。この焼結シート 6 を、ダイシングソ

ウで短冊状に切断した後、その切断面にもガラスペーストを印刷、焼付けして、図 8 (b) に示すように切断面にもガラス層 3 を形成する。さらに、この短冊状物 7 を前記切断面と垂直な方向に切断して、図 8 (c) に示すようなチップ状のサーミスタ素子 2 を得る。

【0005】このサーミスタ素子 2 の切断面である両端部に導電性ペーストを塗布、焼付けて、焼付け電極層 4 a、4 a を形成する。さらに、焼付け電極層 4 a、4 a の上に、電解メッキ法によりメッキ層 4 b、4 b を形成することにより、図 8 (d) に示すようなチップ型サーミスタ 1 を得る。

【0006】

【発明が解決しようとする課題】しかしながら、このようなチップ型サーミスタ 1 の製造方法は、両主面にガラス層 3 が形成された焼結シート 6 をダイシングソウで切断する工程や、その後再び、露出した切断面にガラスペーストを焼付ける工程が必要であり、工程が複雑でコストが高いという問題があった。

【0007】この発明の目的は、表面を絶縁化した新規な構造のチップ型サーミスタおよびその製造方法を提供することである。

【0008】

【課題を解決するための手段】この発明に係るチップ型サーミスタは、サーミスタ素子の両端部に外部電極が形成されており、外部露出しているサーミスタ素子の外表面近傍に、サーミスタ素子材料以外の高比抵抗無機物の拡散層が形成されていることを特徴とする。

【0009】前記外部電極は電解メッキ層からなることが好ましい。

【0010】この発明に係るチップ型サーミスタの製造方法は、サーミスタ用セラミックグリーンシートを準備する工程と、このセラミックグリーンシートの切断予定位置を含む領域に無機物を塗布する工程と、前記セラミックグリーンシートを所定枚数積層する工程と、この積層体を切断予定位置でチップ状に切断、焼成する工程と、この焼成体の両端部に外部電極を形成する工程と、を備えることを特徴とする。

【0011】前記無機物を塗布した最上層と最下層のセラミックグリーンシートは、無機物塗布面が隣り合うセラミックグリーンシートと向かい合うように積層されることが好ましい。

【0012】前記外部電極を形成する工程は、前記焼成体を電解メッキし、この焼成体の両端部に電解メッキ層を形成することが好ましい。

【0013】これらの発明によれば、グリーンシートに無機物を印刷する工程だけで、サーミスタ素子表面を絶縁化したチップ型サーミスタを得ることができる。

【0014】

【発明の実施の形態】この発明における一つの実施の形態について、図 1 および図 2 に基づいて、詳細に説明す

る。

【0015】図1に示すチップ型サーミスタ11は、サーミスタ素子12と、このサーミスタ素子12の両端部を除く外表面近傍に形成された拡散層13と、サーミスタ素子12の両端部に形成された外部電極14、14とからなる。

【0016】このチップ型サーミスタ11は、以下の製造方法にて作製される。まず、例えば、Mn、Ni、Co、Fe、Cu、Alから選ばれる2以上の金属からなる酸化物を主成分とするサーミスタ用原料に、有機バインダー、分散材、表面活性材、消泡材、溶剤を所定量加え、40〜60 μ mのグリーンシート15を作製し、所定サイズにカットする。次に、このグリーンシート15の一主面にほうけい酸亜鉛を主成分とするガラスペースト16を印刷して外層用グリーンシート17を作製する。さらに、グリーンシート15の一主面の切断予定位置を含む領域に、上記ガラスペースト16を所定間隔ずつ離して線状に印刷して内層用グリーンシート18を作製する。

【0017】次に、図2(a)に示すように、内層用グリーンシート18を所定枚数積層し、その上下に最上層と最下層の外層用グリーンシート17を重ねて、所定厚みになるように油圧プレス機で圧着し、一体化する。このとき、最上層と最下層の外層用グリーンシート17は、ガラスペースト16塗布面が隣接する内層用グリーンシート18に向かい合うように、つまり、ガラスペースト16塗布面が外部に露出しないように重ねる。さらに、その成形体を、図2(b)に示すように、内層用グリーンシート18に印刷したガラスペースト16がチップ体19の対抗する両側面に配置されるよう、切断予定位置で所定サイズのチップ形状に切断する。このチップ体19を1000〜1300℃で焼成して、図2(c)に示すような4側面に拡散層13が形成されたサーミスタ素子12を得る。

【0018】すなわち、チップ体19を焼成することにより、チップ体19の上下最外層のガラスペースト16と、チップ体19の両側面に露出した層状のガラスペースト16とが拡散して、サーミスタ素子12の4側面近傍に拡散層13が形成される。チップ体19の両側面に露出した層状のガラスペースト16の拡散が不十分な場合は、拡散層13が両側面一面に形成されずに多層状の拡散層になるが、この場合でも一定の絶縁効果は得られるため、実用上問題は無い。

【0019】なお、積層した内層用グリーンシート18の上下に外層用グリーンシート17を重ねる際、外層用グリーンシート17のガラスペースト16塗布面を内側に向けて重ねるのは、焼成時にガラスペースト16が熔融してチップ体19同士がくっついたり、チップ体19が匣にくっつくのを防止するためである。つまり、ガラスペースト16塗布面が外側に露出していると、焼成時

にガラスペースト16が熔融してチップ体19同士がくっついたり、チップ体19が匣にくっつくことがある。このようなくっつきが問題にならない場合は、ガラスペースト16塗布面が外側に露出するように積み重ねてもよい。

【0020】次に、このサーミスタ素子12の両端部に、下地層としてAgからなる外部電極ペーストを塗布、焼付けし、焼付け電極層14a、14aを形成する。さらに焼付け電極層14a、14a上に電解メッキ法により、Ni、Snの2層からなるメッキ層14b、14bを形成して、チップ型サーミスタ11を得る。

【0021】したがって、チップ型サーミスタ11は、セラミックグリーンシート15の積層方向に対して外部電極14、14形成面が垂直方向になる。

【0022】また、この発明のチップ型サーミスタ11においては内部電極の有無は問わないが、内層用グリーンシート18の積層前に、必要に応じて内層用グリーンシート18の表面に内部用の電極を形成し、サーミスタ素子12内部に電極を形成したものであってもよい。

【0023】なお、拡散層13は、必ずしもサーミスタ素子12の4側面全面に形成する必要はなく、図3に示すように、外部電極形成部を除くサーミスタ素子12aの外表面近傍に形成されていればよい。サーミスタ素子12aのセラミックグリーンシート15の積層状態は、図4に示すようなものである。すなわち、外層用グリーンシート17aには外部電極形成部を除くように、セラミックグリーンシート15の両端部を除いて帯状にガラスペースト16が塗布される。内層用グリーンシート18aにはセラミックグリーンシート15の両端部を除いて両側縁にガラスペースト16が塗布される。

【0024】これら外層用グリーンシート17a、内層用グリーンシート18aを所定枚数積層し、焼成することにより、サーミスタ素子12aを得ることができる。

【0025】さらに、サーミスタ素子12の外表面近傍に形成される拡散層は、必ずしもガラスである必要はなく、ガラスペーストに変えて、例えばAl、Si、Ti、Sn等の3価以上の金属酸化物、又はZn、Al、W、Zr、Sb、Y、Sm、Ti、Feの少なくとも1種以上を含有するサーミスタ素子よりも高比抵抗の材料を塗布し、圧着、焼成してもよい。これにより、高比抵抗材料が拡散されて、サーミスタ素子12の外表面近傍が絶縁化または高比抵抗化される。

【0026】次に、この発明における他の実施の形態について、図5に基づいて説明する。なお、チップ型サーミスタ11と同一のものについては同一の符号を付し、詳細な説明を省略する。

【0027】チップ型サーミスタ11bは、外観上、サーミスタ素子12aと同一のサーミスタ素子12bを有し、このサーミスタ素子12bの外表面近傍に形成された拡散層13と、サーミスタ素子12bの両端部に形成

10

20

30

40

50

された外部電極 14、14 とからなる。

【0028】チップ型サージスタ 11b は、以下の製造方法で作製される。まず、チップ型サージスタ 11 と同様のグリーンシート 15 を準備し、所定サイズにカットする。次に、グリーンシート 15 の一主面の切断予定位置を含む領域に、ほうけい酸亜鉛を主成分とするガラスペースト 16 を四角形を切り欠いた棧状に塗布して内層用グリーンシート 18b を作製する。

【0029】次に、図 5 (a) に示すように、内層用グリーンシート 18a を所定枚数積層し、その上下にグリーンシート 15 を重ねて、所定厚みになるように油圧プレス機で圧着し、一体化する。その成形体を、図 5

(b) に示すように、内層用グリーンシート 18b に印刷したガラスペースト 16 がチップ体 19b の 4 側縁に配置されるよう、所定サイズのチップ形状に切断する。このチップ体 19b を 1000~1300℃ で焼成して、図 5 (c) に示すような、4 側面近傍に拡散層 13 が形成されたサージスタ素子 12b を得る。

【0030】すなわち、チップ体 19b を焼成することにより、チップ体 19b の 4 側面に露出するように形成された層状のガラスペースト 16 が拡散して、サージスタ素子 12b の 4 側面を被覆するように拡散層 13 が形成される。

【0031】次に、このサージスタ素子 12b の両端部、この場合は拡散層 13 が形成されていない上下最外層の両主面を含めて、下地層として Ag からなる外部電極ペーストを塗布、焼付けし、焼付け電極層 14a、14a を形成する。さらに焼付け電極層 14a、14a 上に電解メッキ法により、Ni、Sn の 2 層からなるメッキ層 14b、14b を形成して、チップ型サージスタ 11b を得る。

【0032】したがって、チップ型サージスタ 11b は、グリーンシート 15 の積層方向に対して外部電極 14、14 形成面が平行である。

【0033】なお、チップ型サージスタ 11b に内部電極を形成する方法としては、例えば、内層用グリーンシートの所定の位置に貫通孔を設け、この貫通孔に導体ペーストを充填する方法がある。すなわち、図 6 (a) に基づいてチップ状のサージスタ素子 12c 1 個分について説明すると、まず、4 側縁にガラスペーストが塗布された内層用グリーンシート 18b に所定面積の内部電極 20 を形成して内層用グリーンシート 18c を作製する。次に、内層用グリーンシート 18b に貫通孔 21 を形成し、その貫通孔 21 に導体ペーストを充填した内層用グリーンシート 18d を作製する。そして、内層用グリーンシート 18c を所定距離だけ離して重ね、その上下に内層用グリーンシート 18d を所定枚数積層する。

さらに、上下最外層には、内層用グリーンシート 18d と同様に貫通孔 21 に導体ペーストを充填したグリーンシート 15a を重ねる。この積層体を圧着、焼成することにより、図 6 (b) に示すように、4 側面近傍に拡散層 13 が形成され、内部に外部電極 14、14 形成面と平行に形成された内部電極 20、20 が、外部電極 14、14 と接続されるように、サージスタ素子 12c の両端面まで引き出されたサージスタ素子 12c を得ることができる。

【0034】なお、チップ型サージスタ 11、11b の外部電極 14、14 は、サージスタ素子 12、12b の組成に適宜して、例えば、Mn、Ni、Co、Fe、Cu、Al の 2 種以上からなる酸化物を主成分とする比抵抗が 200Ω・cm 以下のセラミックからなる場合、下地層である焼付け電極層 14a、14a を省略し、サージスタ素子 12、12b に直接電解メッキ法によりメッキ層 14b、14b を形成してもよい。

【0035】上記のチップ型サージスタ 11、11b を準備し、さらに比較例として拡散層 13 を形成していないチップ型サージスタを準備し、電解メッキによる抵抗変化率と抵抗バラツキを調べた。その結果を表 1 に表す。なお、実施例 1 はチップ型サージスタ 11、実施例 2 はチップ型サージスタ 11b である。

【0036】

【表 1】

	拡散層	メッキによる抵抗変化率(%)	抵抗バラツキ 3 CV(%)
実施例 1	有	$\Delta R = 0.05$	6.5
実施例 2	有	$\Delta R = 0.1$	6.6
比較例 3	無	$\Delta R = 3.5$	7.5

【0037】表 1 に示すように、拡散層 13 を形成したチップ型サージスタ 11、11b は、メッキによる抵抗率変化が 0.05%、0.01% と非常に小さい。また、抵抗値のばらつきを示す 3 CV も小さいことがわかる。

【0038】次に、実施例 1、2 のチップ型サージスタ 11、11b の抗折強度を調べた。さらに、ライフ放置試験を行い、高温、低温もしくは高温中での抵抗値や B 定数の変化を調べた。同様に、比較例のチップ型サージスタについても調べ、比較した。なお、放置試験は、125℃、60℃・95%RH、-40℃ でそれぞれ 1000 時間放置したときの抵抗値の変化率を調べたものである。その結果を表 2 に表す。

【0039】

【表 2】

	拡散層	抗折強度 (N)	ライフ放置試験 (1000hrs.) $\Delta R25(\%)$		
			125°C 高温	60°C- 95%RH 湿中	-40°C 低温
実施例1	有	52.6	0.7	0.7	0.3
実施例2	有	51.2	0.8	0.7	0.3
比較例3	無	36.3	1.3	0.8	0.4

【0040】表2に示すように、拡散層13を形成したチップ型サーミスタ11、11bは、抗折強度が51.2N、52.6Nであり、拡散層なしのチップ型サーミスタの36.3Nより、40%以上向上した。また、ライフ放置試験でも、拡散層を形成したチップ型サーミスタ11、11bは、拡散層なしのチップ型サーミスタよりも抵抗値の変化が小さく、特に、高温での抵抗値の変化率が小さかった。

【0041】これは、拡散層13が、サーミスタ素子12、12bの機械的強度を向上させ、かつ電解メッキによるサーミスタ素子12、12bの腐食を防いだからである。

【0042】

【発明の効果】以上述べたように、この発明に係るチップ型サーミスタは、サーミスタ素子外表面近傍に高比抵抗無機物の拡散層を形成することにより、電解メッキ時の素子の腐食、腐食による抵抗値変化を防ぎ、素子の抗折強度の劣化、信頼性悪化を防止することができる。さらに、印刷工法のみでサーミスタ素子外表面を絶縁化または高比抵抗化できるため、量産性に優れ、低コスト化が実現できる。

【0043】また、請求項2に係る発明では、外部電極を形成するために、電極ペーストを塗布、焼き付ける必要がなく、電解メッキで形成できるため、量産性に優れ、低コスト化が実現できる。

【図面の簡単な説明】

【図1】 この発明に係る一つの実施の形態のチップ型サーミスタの断面図である。

【図2】 図1のチップ型サーミスタの製造工程を示しており、(a)はセラミックグリーンシートの積層状態を表す斜視図、(b)は焼成前のチップ体の斜視図、(c)は焼成後のサーミスタ素子の斜視図、(d)は外

部電極を形成したチップ型サーミスタの斜視図である。

【図3】 この発明のチップ型サーミスタにおけるサーミスタ素子の変形例を示す断面図である。

【図4】 図3のチップ型サーミスタの分解斜視図である。

【図5】 この発明に係る他の実施の形態のチップ型サーミスタの製造工程を示しており、(a)はグリーンシートの積層状態を表す斜視図、(b)は焼成前のチップ体の斜視図、(c)は焼成後のサーミスタ素子の斜視図、(d)は外部電極を形成したチップ型サーミスタの斜視図である。

【図6】 図5のチップ型サーミスタに内部電極を形成する方法を示しており、(a)はグリーンシートの積層状態を表す斜視図、(b)は焼成後のサーミスタ素子の斜視図である。

【図7】 従来のチップ型サーミスタを示す断面図である。

【図8】 従来のチップ型サーミスタの製造工程を示しており、(a)は板状の両主面にガラス層を形成したサーミスタ素体の斜視図、(b)は短冊状に切断し、切断面にガラス層を形成したサーミスタ素体の斜視図、

(c)はチップ状に切断したサーミスタ素子の斜視図、(d)外部電極を形成したチップ型サーミスタ素子の斜視図である。

【符号の説明】





- 11、11b チップ型サーミスタ
- 12、12b サーミスタ素子
- 13 拡散層
- 14 外部電極
- 14b 電解メッキ層
- 15 グリーンシート

【図1】


【図3】

【図4】


【図7】





【図 2】



【図 5】



【図 8】



フロントページの続き

F ターム(参考) 5E032 AB10 BA23 BB10 CA02 CC14
CC16
5E034 BA09 BB01 DB13 DB17 DC01
DC03 DC09 DE07 DE16 DE17